LIQUID CRYSTAL DISPLAY ELEMENT

Patent number:

JP11085111

Publication date:

1999-03-30

Inventor:

MAEKAWA TOSHIICHI

Applicant:

SONY CORP

Classification:

- international:

G02F1/133; G09G3/36; H01L29/786; G02F1/13;

G09G3/36; H01L29/66; (IPC1-7): G09G3/36;

G02F1/133; H01L29/786

- european:

G09G3/36C14A

Application number: JP19970244924 19970910 Priority number(s): JP19970244924 19970910

Report a data error he

Also published as:

EP0903722 (A:


US6256024 (B

EP0903722 (A:

EP0903722 (B

Abstract of JP11085111

PROBLEM TO BE SOLVED: To provide a driving circuit integrated type liquid crystal display element which can simplify an interface of a personal computer and corresponds to a digital input. SOLUTION: In an active matrix type LCD (liquid crystal display) in which a driving circuit section having an input digital signal so that a signal level is lower than a power source voltage level of a horizontal driving circuit system and a pixel section are integrally formed, and this element is constituted so that level shift circuits 15-1 to 15-n in which sampled digital signals of small amplitude are level-converted to digital signals of 0V-power source voltage Vd (e.g. 12 V) are provided among sampling switch groups 12-1 to 12-n and latch circuits 16-1 to 16-n, and the element can correspond to an external input digital signal of small amplitude.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁 (JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平11-85111

(43)公開日 平成11年(1999) 3月30日

(51) Int. Cl. 6	識別記号	FΙ		
G09G 3/36		G09G 3/36		
G02F 1/133	550	G02F 1/133	550	
H01L 29/786		HO11. 29/78	612	R

審査請求 未請求 請求項の数3 〇L (全6頁)


(21)出願番号	特顯平9-244924	(71)出願人	000002185
			ソニー株式会社
(22)出願日	平成9年(1997)9月10日		東京都品川区北品川6丁目7番35号
		(72)発明者	前川 敏一
			東京都品川区北品川6丁目7番35号 ソニ
			一株式会社内
		(74)代理人	弁理士 船橋 岡則

(54) 【発明の名称】液晶表示素子

(57)【要約】

【課題】 アナログビデオ信号のサンプリング方式を採る駆動回路一体型では、中型から大型のLCDへの適用が困難であった。

【解決手段】 水平駅動回路系の電源電圧レベルよりも信号レベルが低いディジタル信号を入力とする駆動回路部と画素部とが一体形成されるアクティブマトリクス型LCDにおいて、サンプリングスイッチ群12-1~12-nとラッチ回路16-1~16-nの間に、サンプリングした小振幅のディジタル信号を、0V~電源電圧Vd(例えば、12V)のディジタル信号にレベル変換するレベルシフト回路15-1~15-nを設け、外部からの小信号振幅でのディジタル信号の入力に対応可能な構成とする。



【特許請求の範囲】

【請求項1】 水平駆動回路系の電源電圧レベルよりも 信号レベルが低いディジタル信号を入力とする駆動回路 部と画素部とが一体形成される液晶表示素子であって、 入力ディジタル信号を画素に対応して時系列にサンプリ ングするサンプリングパルスを発生するパルス発生手段 ى بىلى

1

前記サンプリングパルスに応答して前記入力ディジタル 信号をサンプリングするサンプリング手段と、

前記サンプリング手段によってサンプリングされたディ 10 ジタル信号を以降の処理に必要な信号レベルに変換する レベル変換手段と、

前記レベル変換手段によってレベル変換されたディジタ ル信号を基にアナログ信号を生成するD/A変換手段と を具備することを特徴とする液晶表示素子。

【請求項2】 前記レベル変換手段は、前記サンプリン グ手段によってサンプリングされたディジタル信号を前 記水平駆動回路系の電源電圧レベルにレベルシフトとす るレベルシフト回路であることを特徴とする請求項1記 載の液晶表示素子。

【請求項3】 前記パルス発生手段は水平走査回路であ り、前記レベルシフト回路に与えるレベルシフトパルス をも発生することを特徴とする請求項2記載の液晶表示 素子。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は液晶表示素子(LC D; Liquid Crystal Display) に関し、特に水平駆動回 路系の電源電圧レベルよりも信号レベルが低いディジタ ル信号を入力とする駆動回路部と画素部とが一体形成さ 30 れるアクティブマトリクス型液晶表示素子に関する。

[0002]

【従来の技術】近年、LCDモニターなど、LCDをノ ートプック型パーソナルコンピュータ(以下、パソコン と略称する)から独立させ、デスクトップ型モニターと して使う機運が、その薄型化、低消費電力化の下で高ま っている。このとき、パソコン内部はディジタル信号を 扱う回路構成となっているのに対し、CRTモニターの 駆動はアナログでなければならないため、入出力 I / F (インターフェース) はアナログ I / Fである。しか し、a-SiのLCD自体はソースドライバICが主と してディジタルI/Fを使用しているため、再度A/D 変換をどこかで行わなければならず、システムトータル して非常に非効率的である。

【0003】このような背景において、では駆動回路一 体型LCDの現状技術はどうかとみれば、図5に示すよ うなアナログビデオ信号のサンプリング方式が開発され ているに過ぎず、ディジタルI/Fを持つ回路は実現さ れていないのが現状である。ここで、図5に示す従来例 に係るシステムについて説明するに、アナログビデオ信 50

号の信号線101とn本のコラム(列)線102-1~1 02-nの間には、n個のトランスファゲート103-1~ 103-nが接続されている。

【0004】 これらトランスファゲート103-1~10 3-nは、図6のタイミング波形図に示すように、Hシフ トレジスタ104から順次出力されるサンプリングパル スφ1, φ2,……, φΝの立ち下がりエッジでオン(導 通) 状態となることによってアナログビデオ信号をサン プリングし、コラム線102-1~102-nに順に供給す る。一方、m本のロー(行)線105-1~105-mは、 Vシフトレジスタ106によって順次駆動される。

【0005】n本のコラム線102-1~102-nとm本 のロー線105-1~105-mの各交点には、薄膜トラン ジスタ (TFT:thin film transistor)107が設けら れている。そして、薄膜トランジスタ107のソース電 極がコラム線102-1~102-nに、ゲート電極がロー 線105-1~105-mにそれぞれ接続されている。ま た、薄膜トランジスタ107のドレイン電極は、マトリ クス状に2次元配置された液晶(画素)108の各々の 20 透明画素電極に接続されている。

[0006]

【発明が解決しようとする課題】上記構成の従来例に係 るシステムでは、例えばビデオカメラのビューファイン ダや、プロジェクタのライトバルブの如き小型LCDに おいては、比較的シンプルなシステムでフルカラー(フ ルアナログ)表示が得られるというメリットがある。し かしながら、これを中型から大型のLCDに適用する場 合は、以下のような大きなデメリットを生ずることにな る。

【0007】のLCDパネルの大型化に伴い、ビデオラ イン、ソースライン(コラム線)の大容量化は免れず、 そこに高速で信号を充放電させると消費電力が極めて大 きくなる。また、このような負荷をドライブするアナロ グバッファは非常に大きなEMI(electromagnetic int erference;電磁的妨害) ソースとなり、セット設計を困 難なものとする。

②上記①の問題を解消するための方策として、アナログ 信号を多数に分割して入力する方法が考えられるが、こ の方法の場合は、多数に分割したアナログ信号のチャン 40 ネル間バラツキを無くすのが非常に難しい。また、シス テムが非常に複雑かつ巨大なものとなる。

③点順次でのサンプリングタイミングとビデオ信号の位 相制御が困難であり、ゴースト等の画質低下を免れな 17

【0008】これらの理由から、今日に至るまで駆動回 路一体型での大型LCDは実現されていないのが現状で ある。a-SiのLCDでは、従来、シリコンLSIを TAB(tape automated bonding)等の実装方式でパネル 近傍に実装し、信号を供給する方式が採られているが、

このシリコンLSI(ソースドライバ)のコストおよび

その実装コストはパネルコストに直結している。

【0009】本発明は、上記課題に鑑みてなされたもの であり、その目的とするところは、パソコンとのインタ ーフェースを簡略化できるディジタル入力対応の駆動回 路一体型液晶表示素子を提供することにある。

[0010]

【課題を解決するための手段】本発明による液晶表示素 子は、水平駆動回路系の電源電圧レベルよりも信号レベ ルが低いディジタル信号を入力とする駆動回路部と画素 部とが一体形成されるものであって、入力ディジタル信 10 号を画素に対応して時系列にサンプリングするサンプリ ングパルスを発生するパルス発生手段と、このサンプリ ングパルスに応答して前記入力ディジタル信号をサンプ リングするサンプリング手段と、このサンプリング手段 によってサンプリングされたディジタル信号を以降の処 理に必要な信号レベルに変換するレベル変換手段と、こ のレベル変換手段によってレベル変換されたディジタル 信号を基にアナログ信号を生成するD/A変換手段とを 具備する構成となっている。

【0011】上記構成の液晶表示素子において、ディジ 20 タル信号をサンプリングする系、サンプリングされたデ ィジタル信号をレベル変換する系およびディジタル信号 をアナログ信号に変換する系を含む駆動回路部が画素部 と一体形成されており、入力された低振幅のディジタル 信号が、それ以降の処理に必要な信号レベル、即ち水平 駆動回路系の電源電圧レベルにレベル変換されること で、外部からの小信号振幅でのディジタル信号の入力に 対応可能となる。

[0012]

【発明の実施の形態】以下、本発明の実施の形態につい 30 て図面を用いて詳細に説明する。図1は、本発明の一実 施形態を示す概略構成図である。なお、本実施形態に係 るアクティブマトリクス型LCDは、信号レベルが水平 駆動回路系の電源電圧(Vd)レベルよりも低いディジ タル信号を入力とする駆動回路部と画素部とがガラス基 板上にに一体形成された構成となっている。入力される ディジタル信号は、Nビットのディジタルデータ(カラ ーの場合、総データライン数は、R, G, B×パラレル **処理数)である。**

【0013】図1において、水平走査回路としてのHシ 40 フトレジスタ11は、水平スタートパルスHstおよび水 平クロックパルスHckに基づいて、入力ディジタルデー 夕を画素に対応して時系列にサンプリングするサンプリ ングパルスを発生するとともに、後述するレベルシフト パルスを発生する。サンプリング手段としてのサンプリ ングスイッチ群12-1~12-nは、n本のコラム(列) 線13-1~13-nに対応して設けられ、Hシフトレジス タ11から順次出力されるサンプリングパルスに応答し てデータバスライン14上のディジタルデータをサンプ リングする。

【0014】サンプリングスイッチ群12-1~12-nに よって順次サンプリングされたディジタルデータは、レ ベル変換手段としてのレベルシフト回路 1 5-1~ 1 5-n に供給される。レベルシフト回路15-1~15-nは、H シフトレジスタ11から与えられるレベルシフトパルス に基づいて、各サンプリングデータの各信号レベルを水 平駆動回路系の電源電圧(Vd)レベルにレベルシフト する。レベルシフト回路 1 5-l~ 1 5-nでレベルシフト された各サンプリングデータは、ラッチ回路 1 6-1~1 6-nによって1水平期間の間保持される。

【0015】ラッチ回路16-1~16-nの各ラッチデー タは、D/A変換器17-1~17-nでアナログ信号に変 換され、出力バッファ18-1~18-nに供給される。出 カバッファ18-1~18-nは、D/A変換器17-1~1 7-nから与えられるアナログ信号に基づいてコラム線1 3-1~13-nを駆動する。一方、m本のロー(行)線1 9-1~19-mは、垂直走査回路としてのVシフトレジス タ19によって順次垂直走査されて駆動される。

【0016】n本のコラム線13-1~13-nとm本のロ 一線19-1~19-mの各交点には、薄膜トランジスタ (TFT) 21が設けられている。そして、薄膜トラン ジスタ21のソース電極がコラム線13-1~13-nに、 ゲート電極がロー線19-1~19-mにそれぞれ接続され ている。また、薄膜トランジスタ21のドレイン電極 は、マトリクス状に2次元配置された液晶(画素)22 の各々の透明画素電極に接続されている。

【0017】上述したHシフトレジスタ11、スイッチ 群12-1~12-n、レベルシフト回路15-1~15-n、 ラッチ回路16-1~16-n、D/A変換器17-1~17 -n、出力バッファ18-l~18-nおよびVシフトレジス タ20等の駆動回路系は、マトリクス状に2次元配置さ れた液晶22および薄膜トランジスタ21からなる画素 部とともに、ポリシリコン又はクリスタルシリコンで透 明基板、もしくはシリコン基板上に形成される。

【0018】図2は、レベルシフト回路およびラッチ回 路の具体的な回路構成の一例を示す回路図である。同図 において、ディジタルデータ線31にスイッチ32の一 端が接続され、このスイッチ32の他端にはスイッチ3 3およびコンデンサ34の各一端がそれぞれ接続されて いる。スイッチ33の他端は、基準電圧線35に接続さ れている。ここで、基準電圧線35の基準電圧Vref としては、例えば、ディジタルデータの"H"レベルお よび"L"レベルをそれぞれVH、VLとすると、(V H-VL)/2付近の電位に設定されている。

【0019】コンデンサ34の他端には、インバータ3 6の入力端が接続されるとともに、スイッチ37,38 の各一端が接続されている。インバータ36の出力端に は、スイッチ37の他端が接続されるとともに、インバ ータ39の入力端が接続されている。インバータ39の 出力端には、スイッチ38の他端が接続されている。す

5

なわち、スイッチ37はインバータ36に対して並列接続され、スイッチ38は2段縦続接続されたインバータ36,39に対して並列接続されている。

【0020】上記の回路構成において、スイッチ33、コンデンサ34、インバータ36およびスイッチ37によってレベルシフト回路15-1~15-nの各々が構成され、2段縦続接続されたインバータ36,39およびスイッチ38によってラッチ回路16-1~16-nの各々が構成されている。そして、スイッチ32はサンプリングパルスにより、スイッチ33,37はイコライジングパ10ルスにより、スイッチ38はラッチパルスによりそれぞれオン(閉)/オフ(開)制御される。

【0021】なお、サンプリングパルスおよびイコライジングパルスは、Hシフトレジスタ11で発生されるサンプリングパルスおよびレベルシフトパルスにそれぞれ相当するものである。また、ラッチパルスもHシフトレジスタ11で発生されるものとする。このように、水平走査のためのサンプリングパルスを発生するHシフトレジスタ11を、レベルシフトパルスやラッチパルス等の各種パルスを発生するパルス発生回路として兼用するこ20とにより、専用のパルス発生回路を用いる場合に比べて、システム全体の回路構成を簡略化できる利点がある。

【0022】次に、上記構成のレベルシフト回路および ラッチ回路の回路動作について、図3のタイミング波形 図を用いて説明する。

【0023】先ず、実際にサンプリングを行うデータ期間(サンプリングパルスの"H"レベルの期間)の1つの前のデータ期間において、イコライジングパルスが"H"レベルになることにより、スイッチ33がオン状30態となる。これにより、コンデンサ34に基準電圧Vrefがチャージされる。この基準電圧Vrefは、次に入力されるディジタルデータのレベル判定を行うための比較基準電圧となる。このとき同時に、スイッチ37もオン状態となることによって前段のインバータ36の入出力端を接続し、その動作点を中間電位付近に設定する。

【0024】そして、イコライジングパルスが"L"レベルに遷移し、その後サンプリングパルスが"H"レベルとなり、スイッチ32がオン状態となることによって 40ディジタルデータのサンプリングが行われる。このとき、入力されたディジタルデータのレベルが、基準電圧Vrefよりも高いか低いかのレベル判定が行われ、高い場合にはインバータ36の出力レベルが0Vに、低い場合には本水平駆動回路系の電源電圧Vd(例えば、12V)となる。

【0025】その後、サンプリングパルスが"L"レベルに遷移し、ラッチパルスが"H"レベルになる。これにより、スイッチ38がオン状態となるため、前段のインバータ36と後段のインバータ39がスイッチ38を50

介してループ接続となり、ラッチ回路を構成する。その 結果、サンプリングされたディジタルデータが、電源電 圧Vdレベルにレベルシフトされた状態でインバータ3

9の出力レベルとして1水平期間保持される。

【0026】上述したように、サンプリングスイッチ群 12- $1\sim12$ -nとラッチ回路 16- $1\sim16$ -nの間にレベルシフト回路 15- $1\sim15$ -nを設けたことにより、サンプリングした小振幅(VH-VL)のディジタル信号を、0V~電源電圧Vd(例えば、12V)のディジタル信号、即ちラッチ回路 16- $1\sim16$ -n以降の処理に必要な信号レベルのディジタル信号に高速に増幅することができる。

【0027】これにより、外部からの小信号振幅でのディジタル信号の入力が可能となる。しかも、ディジタル入力対応の回路構成としたことで、パソコンとのインターフェースを簡略化できる。また、レベルシフト回路およびラッチ回路としては、図4に示す回路構成のものであっても良い。すなわち、この変形例では、インバータ39にもスイッチ40を並列に接続し、このスイッチ40をスイッチ37と共にイコライジングパルスでオン/オフ制御する回路構成となっており、先述した回路構成の場合と同様の作用効果を奏する。

【0028】なお、上記実施形態では、サンプリングしたディジタル信号を0V~電源電圧Vdにレベルシフトするレベルシフト回路15-1~15-nをレベル変換手段として用いた回路構成としたが、レベル変換手段としては、レベルシフト回路に限定されるものではなく、要は、サンプリングしたディジタル信号をラッチ回路16-1~16-n以降の処理に必要な信号レベルにレベル変換あるいは増幅できる構成のものであれば良い。

[0029]

【発明の効果】以上説明したように、本発明によれば、サンプリングしたディジタル信号を、それ以降の処理に必要な信号レベルにレベル変換する手段を駆動回路部に設け、この駆動回路部と画素部とを一体形成したことにより、外部からの小信号振幅でのディジタル信号の入力に対応可能となり、これによりパソコンとのインターフェースを簡略化できる。また、従来のTAB等による専用IC実装の工程が不要となるため、低コストおよび接続端子の大幅削減により、実装の信頼性を大幅に向上できる。

【図面の簡単な説明】

【図1】本発明の一実施形態を示す概略構成図である。

【図2】レベルシフト回路およびラッチ回路の具体的な回路構成の一例を示す回路図である。

【図3】図2の回路動作を説明するためのタイミング波 形図である。


【図4】レベルシフト回路およびラッチ回路の変形例を 示す回路図である。

【図5】従来例を示す概略構成図である。


【図6】従来例に係るタイミング波形図である。 【符号の説明】

11…Hシフトレジスタ(水平走査回路)、12-l~1 2-n…サンプリングスイッチ、13-l~13-n…コラム 線、15-l~15-n…レベルシフト回路、16-l~16 -n…ラッチ回路、17-l~17-n…D/A変換器、18 -l~18-n…出力バッファ、19-l~19-n…ロー線、 20…Vシフトレジスタ、21…薄膜トランジスタ(T FT)、22…液晶、36,39…インバータ


【図1】




【図2】




【図3】



【図4】



【図6】



【図5】

